O roadmap Blackwell → Rubin da NVIDIA — a cadência anual que precificou os próximos US$2T de market cap

A NVIDIA executou silenciosamente uma das acelerações de cadência mais agressivas da história de semicondutores entre 2022 e 2026. O ciclo de produto passou de 2 anos (Volta 2017 → Turing 2018 com um gap derivativo, Ampere 2020, Hopper 2022) para anual com refreshes mid-cycle. Hopper H100 em 2022. Blackwell B200/GB200 em 2024. B300/GB300 mid-cycle em meados de 2025. Rubin final de 2026. Rubin Ultra 2027. Feynman 2028.

Cada passo da cadência é mais ou menos 2-3× FLOPs, uma nova geração de memória (HBM3 → HBM3E → HBM4), e um novo tier de packaging (CoWoS-S → CoWoS-L → CoWoS-XL ou sucessor). O mercado está precificando a cadência se manter até 2027-2028. Se mantiver, a história de receita e margem compõe. Se um único nó atrasar um trimestre ou os yields decepcionarem, o múltiplo comprime rápido. Este artigo é o que cada milestone realmente é, quais dependências de fornecedores ficam debaixo dele, e onde a concentração de risco mora.

A cadência como realmente executada

Hopper H100 — embarcado início de 2022. Processo: TSMC N4. HBM: HBM3. ~80 GB de memória, ~3,4 TB/s de banda, ~1979 TFLOPs FP16. O produto que estabeleceu a categoria AI-data-center. NVIDIA embarcou aproximadamente 500K H100s em 2023 e 2M+ em 2024 no pico.

Hopper H200 — embarcado final de 2023. Refresh mid-cycle do H100 com upgrade de memória HBM3E. Mesmo die N4, ~141 GB HBM3E, ~4,8 TB/s. Preencheu o gap até o Blackwell.

Blackwell B200 / GB200 — embarcado Q4 2024. Processo: TSMC N4P. HBM: 8 stacks de HBM3E por B200, 16 por GB200 (que packageia dois dies B200 + uma CPU Grace no mesmo módulo). ~192 GB de memória por B200, ~8 TB/s de banda, ~10 PFLOPs FP4 (o novo formato de baixa precisão que o Blackwell introduziu). O ramp absorveu todo o output de N4P + CoWoS-L da TSMC + HBM3E coreano por 18 meses.

Blackwell B300 / GB300 — refresh mid-cycle, embarcado meados de 2025. Mesmo die N4P, HBM3E 12-stack (~288 GB), banda ~10-12 TB/s. Mid-cycle porque o processo N3 do Rubin atrasou ligeiramente e a NVIDIA preencheu o gap com um refresh de uplift de memória no die existente.

Rubin / GR200 — embarca final de 2026 (target). Processo: TSMC N3. HBM: HBM4 (spec anunciado, 1,5-2× a banda do HBM3E). Novo tier de packaging CoWoS-XL. Throughput esperado ~2,5-3× B200 em workloads de training. Upgrade da CPU Grace para Grace 2 esperado para os superchips GR200.

Rubin Ultra — 2027 (target). Refresh mid-cycle do Rubin com uplift de memória HBM4E e die N3 com yield melhorado.

Feynman — 2028 (target). Processo: TSMC N2 ou derivado-N3. HBM: HBM4E ou HBM5. Detalhes de arquitetura não divulgados publicamente; pré-anunciado como "próxima grande arquitetura após Rubin."

O padrão da cadência: arquitetura major a cada dois anos, refresh mid-cycle a cada ano entre. A cadência de arquitetura de 2 anos é similar ao ritmo histórico; a cadência anual de produto (major + refresh empilhados) é nova e agressiva.

Por que a cadência importa para o modelo financeiro

O modelo de earnings bull-case da NVIDIA tem três premissas implícitas:

1. Cada geração expande a classe de workload endereçável. Hopper habilitou training de classe GPT-3 em escala significativa; Blackwell habilitou Llama-3-405B e classe GPT-4 com tempos de training razoáveis; Rubin habilita modelos de 1T parâmetros+ e training-runs de fronteira que consomem clusters de 50.000+ GPUs. Enquanto cada passo da cadência abrir um novo tier de modelo que não era economicamente viável antes, a demanda expande mais rápido que o supply.

2. ASP se mantém (ou cresce) por geração. Hopper H100 lançou com ASP de ~US$30K. Blackwell B200 lançou com ~US$40K. Rubin é esperado lançar a ~US$50K+. O chip está ficando mais caro por unidade mesmo com FLOPs/dólar melhorando materialmente — porque cada geração habilita workloads que eram impossíveis na economia da geração anterior. Os clientes pagam pelo novo tier de capacidade, não pelos FLOPs marginais.

3. Volume ramp acelera. Hopper vendeu ~3M unidades ao longo de 2023-2024. Blackwell está no caminho para vender 5-7M unidades ao longo de 2025-2026. Rubin está projetado em 8-12M unidades ao longo de 2026-2028. Cada geração tem um TAM maior porque cada geração tem mais workloads de IA implantados para servir.

O efeito de composição: ASP × Volume × Cadência anual = o ramp de receita que o mercado está precificando. Se qualquer uma das três pernas enfraquece — ASP pressionado pela AMD ou silício custom, volume escorrega devido a supply de HBM ou in-housing pelos clientes, ou cadência escorrega devido a problemas de fab ou packaging — o modelo derata.

Onde o risco da cadência realmente mora

Três nós na cadeia de supply que gateiam o roadmap:

Nó 1 — processo TSMC. N4P (Blackwell), N3 (Rubin), N2 (Feynman). A TSMC executou N4/N4P/N3 no prazo. N2 (planejado para produção em massa em 2028) é o primeiro nó usando transistores gate-all-around (GAA) na TSMC e o primeiro nó onde o cronograma público mostra algum buffer. Se N2 atrasar um trimestre ou os yields forem piores que a guidance, Feynman comprime ou muda para um derivado-N3.

Nó 2 — HBM. Ramp de supply de HBM3E na SK Hynix/Samsung/Micron até 2026. Qualificação HBM4 em 2026-2027. Desenvolvimento HBM4E para 2027-2028. O oligopólio de memória coreano controla essa pista; visibilidade de capex é anual. Se a qualificação HBM4 atrasar no tier de alta-spec (o que aconteceu com HBM3E na Samsung), a configuração de memória do ramp do Rubin pode ser rebaixada ou faseada. Veja a análise do bottleneck de HBM para o detalhe do lado supply.

Nó 3 — packaging CoWoS. A capacidade CoWoS da TSMC tem sido a restrição binding no Blackwell em múltiplos pontos em 2024-2025. CoWoS-L para Blackwell, CoWoS-XL para Rubin. Cada tier requer novos equipamentos de fab, nova qualificação de processo, e 18+ meses de lead times. A TSMC está investindo pesado mas o ramp de capacidade é irregular — uma entrega de equipamento atrasada (Applied Materials, Tokyo Electron, scanners EUV da ASML para as camadas de interposer) repercute nas datas de lançamento de produto da NVIDIA.

A concentração de risco é vertical — a NVIDIA depende da TSMC para processo, da SK Hynix/Samsung/Micron para memória, e da TSMC de novo para packaging avançado. Não há second-source para nenhum dos três no leading edge. Um único problema de fornecedor em qualquer dos três nós atrasa a cadência.

O que já aconteceu (e o que não aconteceu)

O record de execução da cadência até agora:

Hopper H100 → no prazo, 2022. Cumpriu cronograma.

Hopper H200 → no prazo, final de 2023. Cumpriu cronograma. Upgrade de memória como esperado.

Blackwell B200 → escorregada de ~1 trimestre. Originalmente targetado Q3 2024, escorregou para Q4 2024 num problema relacionado a packaging que a NVIDIA divulgou em earnings. Hyperscalers absorveram a escorregada.

Blackwell B300 → no prazo, meados de 2025. Refresh mid-cycle embarcou na janela anunciada.

Rubin → esperado Q4 2026. Atualmente trackeando a janela anunciada conforme comentário do management. Sem divulgação pública de slippage.

O padrão: pequenas escorregadas são absorvidas sem quebrar a cadência, mas uma escorregada de mais de 1 trimestre numa geração major quebraria. A escorregada de trimestre do B200 não moveu a ação materialmente porque o supply já estava vendido e o bucket de demanda simplesmente mudou para frente. Uma escorregada de meio ano do Rubin moveria a ação — porque o modelo implícito de receita 2027 assume volume Rubin contribuindo significativamente ao longo daquele ano.

A leitura concorrente — a cadência é sustentável?

Duas counter-positions que vale levar a sério:

Counter-position 1: A cadência é insustentável. Arquiteturas major anuais com refreshes mid-cycle é mais rápido do que qualquer outro vendor de SoC complexo já sustentou. A cadência tick-tock da Intel quebrou no nó 10nm. A cadência anual da AMD no lado consumer teve múltiplos atrasos. A NVIDIA está pedindo mais que tick-tock — eles estão embarcando uma nova arquitetura todo ano com nova memória e novo packaging. Algo vai quebrar eventualmente.

Counter-position 2: A cadência se sustenta mas o ASP não pode acompanhar. Mesmo se a NVIDIA embarcar cada geração no prazo, a curva de retornos decrescentes na melhoria de FLOPs/dólar significa que os clientes podem não pagar o próximo step-up de ASP. Se Rubin embarca a US$50K e Feynman quer lançar a US$70K, a matemática do cliente (retorno num acelerador de US$70K vs o predecessor de US$50K) pode não fechar a menos que workloads ainda estejam expandindo. Esse é o bear case mais profundo — não que a NVIDIA falhe em executar o roadmap, mas que o mercado de aceleradores atinja um teto de preço.

O bull-case price atual provavelmente pesa Counter-1 (risco de cadência) e desconta Counter-2 (risco de teto de ASP) demais. Pushback de trader que foca em AMD ou HBM tende a perder que a real vulnerabilidade multi-ano é se workloads de IA continuam expandindo rápido o suficiente para absorver mais uma geração de silício mais caro.

Três coisas para observar para quebra de cadência

1. Comentário do earnings-call da NVIDIA sobre supply de packaging ou memória. Se o management começar a hedgear timing de embarque do Rubin mais pesadamente do que fizeram com B200, esse é o indicador líder. "Trabalhando próximo com nossos parceiros de packaging" → "no prazo" → "estendendo o ramp" → "adiado" é o ciclo de degradação de linguagem.

2. Divulgações de capacidade CoWoS-XL da TSMC. A TSMC divulga capacidade de packaging avançado trimestralmente sem nomear clientes. Se o ramp CoWoS-XL escorregar na tabela de capacidade pública da TSMC, o volume Rubin da NVIDIA implicitamente comprime.

3. Anúncios de qualificação HBM4 da SK Hynix. Samsung e SK Hynix qualificando HBM4 na NVIDIA para o produto Rubin de alta-spec é o evento gating. Observe a imprensa coreana para progresso do ramp ao longo de 2026. Se a qualificação HBM4 escorregar além do Q3 2026, a configuração HBM de lançamento do Rubin pode ser rebaixada ou faseada.

Bottom line

A cadência anual de produto da NVIDIA — Blackwell para B300 para Rubin para Rubin Ultra para Feynman — é o programa de execução mais agressivo em semicondutores e é o driver estrutural do modelo implícito de receita que o mercado está precificando. A cadência se manteve até 2025; fica mais difícil daqui. Os vetores de risco estão concentrados em três fornecedores externos (TSMC para processo, o oligopólio HBM para memória, TSMC para packaging) e qualquer escorregada única em qualquer desses nós atrasa a cadência.

Para traders, a cadência está "precificada como base case." Isso significa que o upside da execução é limitado e o downside de qualquer escorregada significativa é grande. O trade do lado supply (bottleneck de HBM) e o trade do lado demanda (concentração de clientes) são exposições mais limpas à variável da cadência do que a própria ação NVDA, porque isolam as pernas específicas de risco sem o residual de execução-da-cadência.

---

Dashboard NVDA no QuantAbundancia — painel de tese com marcas atuais.

O moat CUDA — a defesa de software que a velocidade da cadência alimenta.

O bottleneck HBM da NVIDIA — a dependência de cadeia de supply que gateia cada passo da cadência.

Avaliação da ameaça ASIC custom — o competidor do lado demanda cuja própria cadência roda paralela à da NVDA.