Le bottleneck HBM de NVIDIA — pourquoi les livraisons Blackwell dépendent de trois fabs coréennes

Le revenu Q4 FY2026 de NVIDIA a battu de 5 Md$. La guidance full-year impliquait encore 200 Md$ et plus à venir. Le carnet de commandes est plein jusqu'en 2027. La contrainte sur le fait que ce revenu imprime vraiment n'est pas la demande et ce n'est pas la capacité de $TSM à fab le die GB200. C'est de savoir si Samsung, SK Hynix, et $MU peuvent bonder assez de stacks HBM3E assez vite pour clear la queue.

Chaque GPU Blackwell B200 a besoin de 8 stacks de HBM3E. Chaque superpuce GB200 en a besoin de 16. Chaque B300 a besoin de 12 stacks de HBM3E ou HBM4. Le die puce c'est du silicium de TSMC. Le HBM c'est du silicium de trois autres entreprises entièrement, empilé verticalement, bondé par through-silicon-via, et intégré sur le même interposer que le die GPU à la ligne de packaging CoWoS de TSMC. Chaque étape de cette chaîne a un fournisseur différent et un plafond de capacité différent. La contrainte binding actuelle c'est le HBM.

Cet article c'est l'anatomie supply-chain de la contrainte, pourquoi le moat CUDA ne la fixe pas, et ce qui la desserrerait vraiment.

Ce qu'est vraiment le HBM

HBM (High Bandwidth Memory) n'est pas juste de la « RAM rapide ». C'est un package fondamentalement différent : 8 ou 12 dies DRAM empilés verticalement, connectés par through-silicon vias (TSVs), avec tout le stack qui repose sur le même interposer silicium que le die GPU. La bande passante vient de deux sources :

1. Bus large. Un stack HBM3E typique a une interface 1024-bit (vs 256-512 bits pour la mémoire GDDR ou DDR traditionnelle).
2. Distance courte. Le stack est à quelques millimètres du die GPU sur le même interposer, donc l'intégrité du signal permet des clock rates extrêmement élevés sans brûler la puissance sur de longues traces.

Un stack HBM3E de génération actuelle délivre ~1,2 To/s de bande passante mémoire. Un Blackwell B200 avec 8 stacks a ~9,6 To/s de bande passante mémoire totale. Ce chiffre est environ 5-10× ce qu'un AMD MI300X délivre et 30× ce qu'un GPU consumer top-tier offre. Pour les workloads de training IA qui sont memory-bandwidth-bound (ce que la plupart sont à la boucle interne), le HBM c'est tout le jeu.

Le problème : faire du HBM est dur. Le rendement sur un stack 12-Hi est matériellement pire que sur un seul die DDR. L'étape de bonding TSV est chère et lente. La gestion thermique est non-triviale. La qualified-supplier list (QVL) pour le HBM3E tournant dans les boards HGX de NVIDIA est courte — trois noms — et l'un d'eux (Samsung) est toujours en train de finaliser la qualification high-end.

Les trois fournisseurs, classés

1. SK Hynix (KRX 000660) — le leader.

SK Hynix a livré le premier HBM3E commercial (24Gb) en 2024 et a rampé le 36Gb en 2025. Ils estiment ~50 % du volume HBM3E de NVIDIA jusqu'en 2025 et guident pour maintenir le leadership jusqu'en 2026. L'avantage process de SK Hynix vient d'avoir été les premiers à commit du capex sur les wafer starts HBM-spécifiques en 2022-2023 quand le reste de l'industrie hésitait sur le TAM. Le ramp 2024-2025 a validé le pari et SK Hynix moissonne la marge — le HBM est maintenant ~40 % de leur revenu DRAM à des marges brutes significativement plus hautes que la DRAM commodity.

2. Samsung Electronics (KRX 005930) — la seconde source.

Samsung a été le player DRAM dominant en volume pendant deux décennies mais a été en retard sur la qualification HBM3E. Leur HBM3E 8-Hi a qualifié chez NVIDIA mi-2024 pour les produits tier inférieur ; la qualification 12-Hi pour les produits B200 / GB200 a pris plus de temps et est toujours en ramp. Le marché a lu ça comme Samsung « perdant » le HBM, ce qui est à moitié vrai — ils sont derrière SK Hynix sur les pièces les plus high-spec mais ils rattrapent, et sur HBM4 (la prochaine génération, attendue 2026-2027) la roadmap de Samsung est compétitive. Le bull case sur Samsung c'est que la génération HBM4 reset l'horloge de qualification et l'avantage scale process de Samsung se réaffirme.

3. Micron Technology (NASDAQ: MU) — l'entrant US.

Micron a qualifié HBM3E en 2024 — plus tard que SK Hynix, plus tôt que Samsung au tier 12-Hi — et est le seul fournisseur qualifié non-coréen. La capacité est la plus petite des trois ; le business HBM de Micron grossit de 100 %+ year-on-year sur une petite base. La valeur stratégique de Micron ce n'est pas le volume ; c'est géopolitique. Si le gouvernement US veut s'assurer que la chaîne d'approvisionnement IA de NVIDIA a un fallback non-coréen dans l'événement d'un événement géopolitique à Taïwan ou en Corée, Micron est la réponse. L'argent du CHIPS Act a coulé vers l'expansion HBM domestique de Micron en conséquence.

Pas sur la liste : CXMT, Yangtze Memory, n'importe qui en Chine. Le design-win CXMT chez Corsair c'était de la DDR5 commodity — pas du HBM. CXMT a annoncé le développement HBM2 mais n'a pas de HBM3 ou HBM3E qualifié en production commerciale. Le gap chinois HBM est multi-année et grandissant, pas en train de se fermer.

Pourquoi c'est la contrainte binding

Le ramp Blackwell de NVIDIA de 2024 jusqu'à 2027 est structuré autour de trois contraintes. Approximativement dans l'ordre de combien chacune binde serré :

Contrainte 1 (la plus serrée) : wafer starts HBM3E chez les trois fournisseurs qualifiés. SK Hynix est vendu jusqu'en 2026 et substantiellement jusqu'en 2027. Samsung vend tout ce qu'il peut qualifier. Micron vend toute sa (plus petite) montée en charge. La production industrie totale de HBM3E c'est la gate sur combien de GPUs Blackwell peuvent être assemblés en 2026, point.

Contrainte 2 : capacité de packaging CoWoS de TSMC. Chaque GPU Blackwell repose sur un interposer silicium fab à la ligne de packaging CoWoS (Chip-on-Wafer-on-Substrate) de TSMC. TSMC a agressivement étendu la capacité CoWoS depuis 2023 et est en route pour à peu près la doubler en 2026. CoWoS était la contrainte binding en 2024 — c'est maintenant la seconde-binding derrière le HBM.

Contrainte 3 : fabrication du die GB200. Le nœud N4P de TSMC (le process qu'utilise Blackwell) a plein de capacité wafer. Ce n'est pas le bottleneck.

L'implication : le ramp de revenu de NVIDIA n'est pas gaté par les commandes (le carnet de commandes est plein et grandit) ou par la fab du die GPU (TSMC peut fab le die). Il est gaté par les wafer starts HBM3E chez trois entreprises, dont deux sont concentrées dans une seule région (Corée), et dont une (Micron) est petite.

C'est pour ça que le narratif investisseur de NVIDIA a progressivement shifté de « la demande excède l'offre » (2023) à « nous travaillons avec nos partenaires mémoire sur la capacité » (2024-2025). La contrainte a remonté en amont.

Ce que le moat CUDA ne fixe pas

Le companion piece sur ce site argue que le moat software de NVIDIA (CUDA + bibliothèques + lock-in framework) est la défense structurelle contre AMD et contre les ASICs custom mangeant le côté demande du marché. Le moat CUDA est réel et la mauvaise chose à shorter contre.

La contrainte HBM est la situation opposée : c'est un problème côté offre sans défense software. NVIDIA ne fabrique pas de HBM. NVIDIA ne peut pas s'intégrer verticalement dans le HBM à aucun horizon pratique (la manufacture DRAM requiert capacité fab, IP, et expertise rendement dont NVIDIA n'a aucune). La contrainte est structurelle et externe. Le bull case sur NVDA doit pricer le ramp HBM ; le bear case peut shorter directement les plafonds HBM.

La version pertinente pour le trade :

• Long $NVDA sur le moat CUDA = long les prochains 3-5 ans
• Long l'oligopole HBM (SK Hynix, Samsung, MU) sur la contrainte d'offre = le même trade exprimé différemment, mais avec un upside plus propre sur une extension de tightness
• Short $NVDA sur AMD qui rattrape = mauvais trade (CUDA explique pourquoi)
• Short $NVDA sur les plafonds d'offre HBM = le bon short si vous devez shorter, parce qu'il est externe et structurel

Ce qui desserrerait vraiment la contrainte

Trois choses sont surveillables comme indicateurs avancés du tightness HBM se relâchant (ce qui desserrerait la gate d'offre NVDA mais aussi comprimerait le pricing power de l'oligopole HBM) :

1. Qualification HBM4 de Samsung chez NVIDIA. Si Samsung qualifie sur la génération HBM4 (attendue fin 2026 / début 2027) au même tier que SK Hynix, la capacité devient plus grande et le plancher de prix sous HBM3E s'affaiblit à mesure que l'offre ramp dans le cycle. Surveillez les mentions NVIDIA de « base de fournisseurs HBM élargie » en earnings calls.

2. Achèvement capex HBM de Micron. L'expansion HBM CHIPS-Act-fundée de Micron à Boise et à l'étranger livre de la capacité jusqu'en 2026-2027. Le ramp en phases est publié — surveillez la progression trimestrielle. Une expansion 2× de la part HBM de Micron changerait significativement la courbe d'offre globale.

3. Livraisons CXMT HBM2 ou HBM3 à l'échelle. Actuellement zéro. Si la Chine annonce des livraisons HBM3 crédibles à Huawei Ascend ou Cambricon, la structural-share story pour l'oligopole à trois noms s'affaiblit et ça signale que le régime de contrôle export Occidental sur la mémoire IA fuit. Aucun n'est arrivé. Le design-win CXMT chez Corsair c'était de la DDR5 commodity, ce qui ne change pas le tableau HBM.

Aucun de ces triggers n'a fired dans la fenêtre temporelle pertinente. Le tightness HBM persiste.

Bottom line

Le ramp de revenu de NVIDIA de Blackwell à Rubin (2024-2028) est gaté par l'allocation wafer HBM3E et HBM4 chez trois entreprises. SK Hynix domine, Samsung est la seconde source toujours en train de ramper les pièces les plus high-spec, Micron est le petit entrant protégé par la politique US. La contrainte est structurelle, externe à NVIDIA, et le moat CUDA ne l'adresse pas.

Pour un trader qui exprime la thèse compute IA, le bon cadre c'est que NVDA et l'oligopole HBM sont deux côtés du même trade-bottleneck. La contrainte bouge à travers la chaîne d'approvisionnement ; la rente est collectée là où la contrainte binde. Là maintenant la contrainte binde sur le HBM. À mesure que l'offre HBM4 s'étend en 2027 elle peut migrer vers le packaging CoWoS encore. Où qu'elle soit, les noms qui possèdent cette étape capturent la marge.

---

Dashboard NVDA sur QuantAbundancia — panneau thèse avec les marks actuels.

Le moat CUDA — pourquoi le software défend NVDA longtemps après qu'AMD ait rattrapé — le companion piece sur le moat côté demande.

Le dashboard de la bulle mémoire — l'oligopole HBM à trois noms qui gate le ramp NVDA.

CXMT entre dans Corsair DDR5 — pourquoi les gains DRAM commodity de la Chine ne menacent pas le tier HBM.